

姓名

1. 以單精準度 in FP32 計算 compute $56.25 * 3.75$, 乘積結果十進位 the product in decimal is 210.9375 $\checkmark$
乘積結果 product in FP32 格式 format 指數部分是 exponent part is 10000110 $\checkmark$, 分數部分是 fraction part is 101001011110000000000000 $\checkmark$ (5*3+=15) $\checkmark$

2. MIPS 指令 ^{instructions} lw, beq, lwi 用到 ^{use} ALU 算術邏輯單元的動作分別是 ^{operations are} add, subtract 與 add, 其 ALUop 編碼分別 ^{encodings are} 是 00, 01, 00。slt 用到 ALUop 編碼是 10, 代表是個 ^{denoting it is a} R-format 指令, 其 ALU 算術邏輯單元的動作是 slt。lwi 用到 ALUop 編碼是 00, 代表是個 I-format 指令, 其 ALU 算術邏輯單元的動作是 add。
(5*12+=75)

3. 妨礙指令在下一週期進入處理器管線執行的情況叫作危障 Hazards prevent new instruction from entering pipeline in the next cycle, 這些情況更可依據形成原因進一步區分成三類 which can be further classified into 3 categories: Structural 危障 hazard、control 危障、data 危障。(5*3+=90) 15

Control Hazard 有那三種解決方式 What are the three approaches to resolve control hazards: code scheduling, branch prediction, Pipeline stall. 三者之中要為達到高效能管線處理器運作 among them to achieve high performance pipelining, 會使用 branch prediction 技術 which technique will be employed.

(5*4+=110) 15

MIPS 管線處理器發生 EX 以及 MEM 階段 RAW 數據危障，可以作前饋 Forwarding 的條件有 $EX/MEM.\text{RegWrite}$ 、 $EX/MEM.\text{rd} = 10/EX.\text{rs}$ 、 $EX/MEM.\text{rd} = 10/EX.\text{rt}$ 、 $MEM/WB.\text{MemRead}$ 、 $MEM/WB.\text{rd} = 10/EX.\text{rs}$ 與控制輸出有 CO 、 01 。

What are the forwarding conditions and control outputs to handle RAW hazard at MEM and EX stage? (5*8+=170)

6. 1-bit 分支預測器與 2-bit 分支預測器的工作原理，兩者主要的差別是 ^{Major difference between 1-b and 2-b}
 branch predictors: 1-bit 分支預測器，錯誤預測 ^{misprediction} _____，即改變預測方向 ^{changes predicted direction}；
 2-bit 分支預測器 ^{2-bit predictor changes direction only when two things happen}，_____ 錯誤預測 _____，才改變預測方向。
 向。若一個分支連續執行的結果是 TTTFTTTTTTTTTFTTTTTFTTTT，請問 1-bit 與 2-bit 分支
 預測器(初始狀態分別是 T 與 TT)預測準確率分別是 _____、_____。(5*3+5*2+=195) 0
 1 bit predictor change direction, if misprediction ~~take~~ happen
 2 bit predictor change direction, if misprediction in a row happen

1bit: TTTFTTTT TTTTFTTTTFTTTT
YYYNNYYY YYYNNYYY

2bit: YYYNNYYY YYYNNYYY

7. 記憶體階層中主要使用的 Most memory hierarchy use cache memory (記憶體概念) concept to store data 來存放資料，使用 virtual memory (記憶體概念) concept to store tag 來存放快取或虛擬記憶的標籤，最早蘋果二號家用電腦使用 Early days Apple II home computer used cache memory (記憶體概念) 的 Apple Bionic 來存放程式與資料 to store software and data。(5*4+=215)
8. 靜態隨機存取記憶體 SRAM 將位元資料儲存於 SRAM store bit data in RAM 中，其特性是不需要更新 refresh 電容 which needs no refreshing，通常每個位元需要 usually each bit needs 6 個電晶體電路儲存 transistors，可提供系統 to provide system with access 功能。(5*3+=230)
9. 記憶體階層系統是要提供使用者/程式設計師 Memory hierarchy can provide user or programmer a 記憶體 cache memory，因為程式的指令與資料常提供 for code or data often present memory 可供利用 to be exploited；這種特性又可細分成 which can be further divided into tag 與 index。(5*4+=250)
10. 一個記憶體區塊可放置在快取中的任一位置的方法 A memory block can only be place only in cache location 稱為快取 cache；若只可放置於唯一快取位置 can appear in any cache location 的方法稱為 FIFO 快取；介乎前兩者之間，可放置在若干個快取位置 can appear in some cache locations 的方法是 random 快取；當快取記憶體區塊位置不敷使用時 when locations run out，需要作 cache needs to LRU 的動作。(5*4+=270)
11. Intel 第 13 代 RaptorLake CPU 中的 Raptor Cove 高效核心(P-core) Intel 13th gen iCore CPU RaptorLake has a P-Core RaptorCove 是 64 位元處理器架構 a 64-bit architecture，實體位址定址 44 位元記憶體空間 with 44b physical address space，快取區塊為 32 位元組 32 byte cache block，其第二層快取記憶 L2 cache 是 2MB 16 路集合關聯式 (2MB 16-way set associative L2) 結構，此一 L2 快取共容納 10448 區塊，分成 4 集合(列)，全部位址位元數，扣除區塊偏移(block offset)的 5 位元，索引需要 2 位元，標籤需要 37 位元。(5*4+=290)
$$\text{Index} = 2$$

$$\text{Tag} = 37$$

$$\text{L2} = 10448$$

12. 請寫出一個本學期課程中，你所學習到最重要的計算機系統設計觀念或設計技術，為什麼它重要？ Please write up the most important concept or technique you learned from this course? Why? (2*5+=300)

10 The most important concept I learned from this course is floating point. Because I really enjoy when study and do exercise about floating point. I think I prefer understand the course before midterm exam than after exam, so the floating point is the most important concept I learned.